通過使用改進的張力硅技術(shù)、能夠阻止電能流到其它電路的晶體管以及其它技術(shù)，英特爾公司正在努力進一步降低其新一代芯片的能耗。 　　英特爾公司負(fù)責(zé)處理器架構(gòu)和集成事務(wù)的主管馬克表示，英特爾公司將在其0.065 微米工藝中集成許多變化。它已經(jīng)在生產(chǎn)0.065 微米工藝的試驗性SRAM芯片。 　　根據(jù)芯片設(shè)計者的目標(biāo)，0.065 微米工藝的芯片能夠提高芯片的性能或降低能耗，或者同時實現(xiàn)這二個目標(biāo)，但英特爾公司將其重點放在了節(jié)能上。 　　與不使用張力硅技術(shù)的芯片相比，增強版張力硅能夠使芯片的性能提高30% ，或者將泄露的電流量降低4 倍。馬克說，通過使用張力硅技術(shù)，英特爾公司至少保持了一代的技術(shù)領(lǐng)先優(yōu)勢。增強版張力硅技術(shù)能夠用于增強驅(qū)動電流或減少電流泄露。IBM 、AMD 等公司也已經(jīng)開始在芯片中使用張力硅技術(shù)。 　　減小晶體管和晶體管組件是摩爾定律的核心。更小的晶體管通常速度更快，能夠生產(chǎn)出更小、更廉價、更好和更節(jié)能的芯片。在試驗性的 SRAM芯片中，原子筆筆尖大小的面積可以集成1000萬個晶體管。按照摩爾定律發(fā)展了30多年的芯片產(chǎn)業(yè)已經(jīng)大大提高了芯片的集成度，使得芯片設(shè)計、生產(chǎn)的難度進一步提高。 　　0.065 微米工藝芯片中的其它改進是氧化物柵極。在0.065 微米工藝芯片中，柵極的長度更短了，這將提高晶體管的性能。通過保持厚度不變，電容降低了20% ，從而減少了電流泄露的可能。 　　0.065 微米工藝芯片中還將包含能夠切斷其它晶體管電源的睡眠晶體管。馬克無法準(zhǔn)確地量化這些晶體管的節(jié)能效果，但它可能節(jié)省相當(dāng)多的有效能耗和泄露電流。他說，這一技術(shù)對于降低泄露電流的作用是顯而易見的。 　　英特爾公司的0.065 微米工藝芯片不包含絕緣硅(SOI )技術(shù)。英特爾公司曾經(jīng)試驗過被稱為“超薄SOI ”的技術(shù)，它認(rèn)為“超薄SOI ” 的節(jié)能效果將由使用三柵極晶體管來完成。